Les Défis du CEA n°161 juin 2011
Les Défis du CEA n°161 juin 2011
  • Prix facial : gratuit

  • Parution : n°161 de juin 2011

  • Périodicité : mensuel

  • Editeur : CEA

  • Format : (200 x 297) mm

  • Nombre de pages : 20

  • Taille du fichier PDF : 3,0 Mo

  • Dans ce numéro : génotoxicologie... ADN/UV, les lésions dangereuses.

  • Prix de vente (PDF) : gratuit

Dans ce numéro...
< Pages précédentes
Pages : 16 - 17  |  Aller à la page   OK
Pages suivantes >
16 17
16 Tout s’explique ↖ PLUS D’INFORMATIONS SUR les défis du cea www.cea.fr juin 2011 La fabrication d’une puce électronique De la taille d’une pièce de monnaie, la puce électronique est le support du circuit intégré formé par l’intégration de composants microélectroniques. Elle contient principalement des transistors, jusqu’à 2 milliards aujourd’hui, contre 42 millions en 2000. Zoom sur leur fabrication au sein de puces, elles-mêmes produites en nombre sur un unique wafer. TEXTE : Aude Ganier INFOGRAPHIE : Fabrice Mathé 1 PRÉPARATION DU WAFER Un cylindre de silicium monocristallin pur est découpé pour former des plaques de 600 µm à 1mm d’épaisseur, et jusqu’à 300 mm de diamètre ; ces wafers seront le support de plusieurs centaines de puces. Pour protéger le silicium des étapes de fabrication, le wafer est recouvert d’une couche d’oxyde de silicium. Wafer de silicium pur 1 Couche d’oxyde de silicium 2 DOPAGE DU WAFER Le wafer est « dopé » pour améliorer la conductivité des zones qui vont accueillir les transistors. Il est recouvert d’une couche de résine photosensible, et l’image des zones est inscrite sur un masque (en verre pour que passe la lumière, en chrome pour l’arrêter), comme un pochoir : les parties exposées à la lumière ultraviolette sont développées sur le wafer et la résine est éliminée à ces endroits (étape de lithographie). Le dopage consiste alors à bombarder les zones du wafer d’ions qui dopent sa matière. Le reste de la résine est éliminé. 2 Couche de résine photosensible Masque de lithographie
numéro 161 les d éfis du cea 3 ISOLATION ET RÉALISATION 4 INTERCONNEXIONS DES GRILLES DES TRANSISTORS DES TRANSISTORS Pour isoler les futurs transistors les uns des autres, des tranchées Une fois les transistors réalisés, de nouvelles d’isolation sont réalisées par lithographie. En fonction zones sont réalisées par lithographie et gravure d’un nouveau masque, avec une nouvelle résine, le matériau pour accueillir le matériau conducteur est « creusé » et éliminé par gravure plasma : des ions bombardent qui assurera les interconnexions. Le wafer la matière qui se transforme en gaz et s’évapore, laissant est ensuite plongé dans une solution de cuivre, un espace creux dans lequel on ajoute un oxyde isolant. lequel se dépose dans les bandes gravées. Les grilles des transistors sont réalisées suivant le même principe, à partir de nouvelles couches déposées (isolant + silicium ou métal) avec un nouveau masque. 5 ENCAPSULATION ET MISE EN BOÎTIER DES CIRCUITS INTÉGRÉS Une dernière couche de matériau isolant est déposée sur le wafer (étape d’encapsulation). Il est ensuite découpé en autant de puces qu’il contient. Chacune d’elles est montée en boîtier sur lequel on greffe des fils d’or pour établir les connexions électroniques entre les interconnexions en cuivre et l’extérieur du boîtier. AU CEA Faisceau d’ions 3 Couche isolante Depuis les années 2000, le CEA-Leti, à Grenoble, compte une ligne pour travailler sur des wafers de 300 mm (contenant plus de composants), et une autre permettant de réaliser des composants électroniques en 3D. Tous ces développements sont réalisés dans une démarche de recherche appliquée, mais également en soutien aux industriels. Les salles blanches du CEA-Leti sont parmi les mieux équipées d’Europe. 5 4 Solution de cuivre Puce électronique Boîtier contenant la puce 17



Autres parutions de ce magazine  voir tous les numéros


Liens vers cette page
Couverture seule :


Couverture avec texte parution au-dessus :


Couverture avec texte parution en dessous :